لیتوگرافی ۲ نانومتری TSMC کاهش مصرف انرژی و بهبود عملکرد را در پی دارد

TSMC در کنفرانس IEDM 2024 جزئیات جدیدی از لیتوگرافی ۲ نانومتری خود ارائه داد. این فرایند نوین می‌تواند مصرف انرژی را تا ۳۵ درصد کاهش دهد.

به گزارش تک‌ناک، TSMC در کنفرانس بین‌المللی دستگاه‌های الکترونیکی IEEE (IEDM 2024) جزئیات جدیدی از لیتوگرافی پیشرفته ۲ نانومتری خود موسوم به N2 ارائه کرد. این فناوری نوین با وعده کاهش ۲۴ تا ۳۵ درصدی مصرف انرژی یا افزایش ۱۵ درصدی عملکرد در همان ولتاژ، گامی بزرگ در بهبود کارایی نیمه‌هادی‌ها برداشته است. همچنین، تراکم ترانزیستور این فرایند جدید بیش از یک برابر بیشتر از نسل قبلی ۳ نانومتری اعلام شده است.

فناوری GAA؛ تحولی در طراحی ترانزیستورها

تامزهاردور می‌نویسد که پیشرفت‌های مهم این لیتوگرافی به لطف استفاده از ترانزیستورهای نانوشیت (Nanosheet) جدید با معماری gate-all-around (GAA) ممکن شده است. این فناوری به طراحان اجازه می‌دهد تا عرض کانال را برای ایجاد تعادل بین عملکرد و بهره‌وری انرژی تنظیم کنند. افزون‌بر این، فناوری N2 شامل قابلیت N2 NanoFlex DTCO است که امکان طراحی سلول‌های کوتاه با مساحت کمتر و بهره‌وری انرژی بیشتر یا سلول‌های بلند با عملکرد بهینه را فراهم می‌کند.

همچنین، فناوری GAA شامل شش سطح آستانه ولتاژ (6-Vt) است که بازه‌ای ۲۰۰ میلی‌ولتی را پوشش می‌دهد و با استفاده از نسل سوم ادغام دیپل‌های n و p شرکت TSMC به دست آمده است.

افزایش کارایی و کاهش مصرف انرژی

نوآوری‌های لیتوگرافی N2 به افزایش جریان هدایت ترانزیستورها ا‌زطریق بهبود ضخامت ورق‌ها، پیوندها، فعال‌سازی آلاینده‌ها و مهندسی تنش کمک کرده است. همچنین، کاهش ظرفیت مؤثر (Ceff) این امکان را فراهم می‌کند تا بهره‌وری انرژی در این فناوری به سطحی بی‌سابقه برسد. طبق اعلام TSMC، این بهینه‌سازی‌ها به افزایش ۷۰ درصدی سرعت برای ترانزیستورهای نوع n و ۱۱۰ درصدی برای نوع p منجر شده‌اند.

عملکرد بهتر در ولتاژهای پایین

یکی دیگر از دستاوردهای فرایند N2، ارائه عملکرد بهتر در ولتاژهای پایین ۰/۵ تا ۰/۶ ولت است. در این محدوده، بهینه‌سازی‌های فرایند و دستگاه باعث افزایش سرعت کلاک‌ها تا حدود ۲۰ درصد و کاهش مصرف انرژی در حالت آماده به کار تا ۷۵ درصد شده است. این پیشرفت‌ها در کنار قابلیت‌های NanoFlex و گزینه‌های چندگانه آستانه ولتاژ (multi-Vt)، انعطاف‌پذیری طراحی بیشتری برای پردازنده‌های انرژی‌کارآمد فراهم می‌کند.

تراکم چشمگیر SRAM و کاهش مصرف انرژی

TSMC به تراکم رکوردشکن ۳۸ مگابیت‌ بر میلی‌متر‌مربع برای حافظه SRAM نیز دست یافته است. کاهش حداقل ولتاژ عملیاتی (Vmin) در این فرایند نیز از دیگر دستاوردهای مهم محسوب می‌شود. به لطف استفاده از فناوری GAA، ولتاژ عملیاتی ماکروهای جریان بالا (HC) حدود ۲۰ میلی‌ولت و ماکروهای چگالی بالا (HD) حدود ۳۰ تا ۳۵ میلی‌ولت کاهش یافته است. این پیشرفت‌ها امکان عملکرد پایدار خواندن و نوشتن SRAM در ولتاژ ۰/۴ ولت را فراهم کرده‌اند.

بهینه‌سازی سیم‌کشی و کاهش مقاومت

لیتوگرافی N2 از فناوری‌های پیشرفته در سیم‌کشی‌های middle-of-line (MoL) و back-end-of-line (BEOL) و far-BEOL بهره می‌برد. استفاده از سیم‌کشی تنگستن بدون مانع مقاومت تماس دروازه عمودی (VG) را ۵۵ درصد کاهش و فرکانس نوسانگر حلقه را حدود ۶/۲ درصد افزایش داده است. علاوه‌بر این، کاهش مقاومت فلزات و اتصالات در این فرایند به بهبود کارایی و کاهش پیچیدگی فرایند تولید منجر شده است.

ویژگی‌های ویژه برای پردازش‌های HPC

فناوری N2 با استفاده از خازن‌های MiM با عملکرد فوق‌العاده بالا (SHP-MiM) که ظرفیت ۲۰۰ فاراد بر میلی‌متر‌مربع دارند، به کاهش افت ولتاژ گذرا و افزایش حداکثر فرکانس عملیاتی (Fmax) کمک می‌کند. این ویژگی‌ها N2 را به گزینه‌ای ایدئال برای کاربردهای پردازشی پیشرفته تبدیل کرده است.

لیتوگرافی N2 شرکت TSMC با پیشرفت‌های چشمگیر در بهره‌وری انرژی و عملکرد و تراکم ترانزیستور، معیاری جدید در صنعت نیمه‌هادی‌ها تعریف کرده است. این دستاوردها نه‌تنها آینده‌ای روشن برای طراحی و تولید تراشه‌ها رقم می‌زند؛ بلکه قابلیت‌های بیشتری را برای کاربردهای پیشرفته مانند هوش مصنوعی و پردازش‌های ابری و اینترنت اشیاء فراهم می‌کند.

نوشته لیتوگرافی ۲ نانومتری TSMC کاهش مصرف انرژی و بهبود عملکرد را در پی دارد اولین بار در تک ناک. پدیدار شد.